Categorias

.

Categorias

.

Xc4vfx100-11ff1152i-programável 1152-pins fcbga 4vfx100 incorporado virtex-4 xesium relógio tecnologia flexível lógica

Xc4vfx100-11ff1152i-programável 1152-pins fcbga 4vfx100 incorporado virtex-4 xesium relógio tecnologia flexível

€ 1.00

Quantidade do produto
In stock

IC FPGA programável 1152 pinos FCBGA. Xilinx incorporado. Novo, nunca usou peças. Embalado em embalagens seguras de ESD. Qualidade inspecionada por profissionais do setor. IC FPGA programável. 1152 pinos FCBGA. Xilinx incorporado. Novo, nunca usou peças. Embalado em embalagens seguras de ESD. Qualidade inspecionada por profissionais do setor. Xilinx Programável IC FPGA Matriz de grade de bola de chip FPGA 1152 pin Pin FCBGA Mount 4 VFX100 Incorporado-FPGAs (matriz de portão programável em campo), circuitos integrados (ICs), IC FPGA 576 I/O 1152 FCBGA Combinando o bloco de silício avançado (ASMBLATION) ASMBLATE) Uma grande variedade de recursos flexíveis, a família Virtex-4 da Xilinx aprimora muito os recursos de design lógico programável, tornando-o uma alternativa poderosa à tecnologia ASIC. Os FPGAs Virtex-4 compreendem três famílias de plataformas-LX, FX e SX-oferecendo várias opções e combinações de recursos para abordar todas as aplicações complexas. A ampla gama de blocos de núcleo hard-ip Virtex-4 FPGA inclui os processadores Power PC (com uma nova interface APU), Macs Ethernet Tri Mode, 622 Mb/s a 6,5 ​​GB/S Transceptores seriais, fatias DSP dedicadas, alta velocidade circuitos de gerenciamento de relógio e blocos de interface síncrona-fonte. Os blocos básicos de construção do Virtex-4 FPGA são aprimoramentos dos encontrados nos famílias de produtos Virtex, Virtex-E, Virtex-II, Virtex-II Pro e Virtex-II, de modo que os projetos de geração anterior são compatíveis ascendentes. Os dispositivos Virtex-4 são produzidos em um processo de cobre de 90 nm de última geração usando a tecnologia de wafer de 300 mm (12 polegadas). Tecnologia do relógio Xesium - Blocos de gerenciador de relógio digital (DCM) - Divisores de relógio de fase adicionais (PMCD) - Relógios globais diferenciais Hierarquia de memória de Ram Smart - Blocos de RAM distribuídos - Blocos de RAM de 18 kbas · Etapas opcionais de · lógica programável opcional FIFO Remafa automaticamente os sinais de RAM como sinais FIFO-a interface de memória de alta velocidade suporta recursos lógicos flexíveis Chip Seguro CHIP AES Criptografia Bit Stream CRIPTIÇÃO 90 NM COPPER CMOS Processo 1.

Dados do produto

Best Sellers